Yazar "Kurt, Olcay" seçeneğine göre listele

Listeleniyor 1 - 4 / 4
  • Küçük Resim
    Öğe
    Çeşitli toplama ve çarpma-toplama mimarilerinin sahada programlanabilir kapı dizileri üzerinde gerçeklenmesi ve analizi
    (Trakya Üniversitesi Fen Bilimleri Enstitüsü, 2016) Kurt, Olcay; Çini, Uğur
    Bu tez çalışmasında sahada programlanabilir kapı dizileri (Field Programmable Gate Arrays - FPGA) yapıları üzerinde çeşitli toplama ve çarpma-toplama devrelerinin iyileştirilmesi amaçlanmıştır. Çalışmanın ilk kısmında çeşitli toplama devreleri FPGA’lar üzerinde gerçeklenmiştir. Pek çok FPGA ailesinde Fast-Carry Logic mimarisinden dolayı ripple-carry toplayıcı devresi yüksek hızda çalışmaktadır. Çalışmamızda, carry-skip, carry-lookahead, carry-select toplayıcı devreleri farklı bit genişlikleri kullanılarak gerçekleştirilmiştir. Devrelerin hız performansı, güç-gecikme çarpanı değerleri ve kullanılan lojik eleman sayıları karşılaştırılmıştır. Tezin ikinci kısmında ise çarpma-toplama devreleri FPGA üzerinde gerçekleştirilmiştir. Çeşitli alternatif aritmetik tekniklerinden faydalanılarak 16×16 bit ve 32×32 bit çarpma-toplama devresi tasarlanmıştır. Tasarlanan yapı iki farklı şekilde gerçekleştirilmiştir. İlki (6, 3) sayıcı ve çift-elde saklama yedekli mimari yapısı kullanılarak; diğeri çift elde-saklama yedekli mimari yapısı ile çok girişli toplayıcı yöntemi kullanılarak sentezlenmiştir. Önerilen yapılar sıradan çarpma-toplama devrelerine göre çok daha iyi performans sağlamaktadır. Önerilen çarpma-toplama devrelerinin işaret işleme, matris çarpımı gibi matematiksel işlemlerde önemli performans artışı sağlayacağı düşünülmektedir.
  • Küçük Resim Yok
    Öğe
    A High Performance Multiply-Accumulate Unit with Double Carry-Save Scheme for 6-Input LUT Based Reconfigurable Systems
    (IEEE, 2015) Cini, Ugur; Kurt, Olcay
    Redundant number systems provide carry-propagation free arithmetic, so that faster arithmetic circuits can be designed. In this work, an alternative redundant arithmetic based fused multiply-accumulate (MAC) unit is designed especially suitable for 6-input look-up-table (LUT) based FPGAs. By employing only (6, 3) counters in the partial product reduction and accumulate operations, least amount of logic depth is provided which results as high performance without any pipeline requirement in the system. The proposed MAC unit has 16x16 input with sign extended 40-bit output. The MAC unit is compared to conventional redundant carry-save and various standard MAC architectures. The proposed structure provides highest performance among the structures that have been compared.
  • Küçük Resim Yok
    Öğe
    MAC Unit for Reconfigurable Systems Using Multi-Operand Adders with Double Carry-Save Encoding
    (IEEE, 2016) Cini, Ugur; Kurt, Olcay
    In this work, carry-free redundant arithmetic based fused multiply-accumulate (MAC) units are designed. In the first design, a regular redundant carry-save MAC unit is designed using well known carry-save techniques. In the second design, a hybrid design is proposed to exploit fast carry chains of the FPGA together with double carry-save output encoding. The proposed scheme exploits fast-carry chains of the FPGA structure, and, multi-operand adders are divided into smaller blocks to increase the performance. The outputs of the multi-operand adders are not merged and the results are kept in double carry-save format where extra redundancy reduces critical path delay. Designed MAC units have 16x16-bit multiplier with 40-digit accumulate output for recursive multiply-add operations. The designs are synthesized on AlteraTM Stratix III FPGAs and provide superior performance compared to conventional pipelined carry-propagate multiply-accumulate units. The fusion in the arithmetic structure provides best performance compared to conventional pipelined multiplier based structures, hard multiplier based MAC units, and carry free redundant arithmetic based MAC structures as well.
  • Küçük Resim Yok
    Öğe
    A MAC Unit with Double Carry-Save Scheme Suitable for 6-Input LUT Based Reconfigurable Systems
    (IEEE, 2015) Cini, Ugur; Kurt, Olcay
    In this work, an alternative redundant arithmetic based fused multiply-accumulate (MAC) unit is designed. The design utilizes double carry-save output encoding. The structure is especially suitable for 6-input LUT based reconfigurable systems. By employing only (6, 3) counters in the partial product reduction and accumulate operations, least amount of logic depth is provided which results as high performance without any pipeline in the system. The proposed system is not affected by carry propagation because of redundant arithmetic scheme implemented in the MAC structure. Designed MAC unit has 16x16-bit multiplier and 40-bit accumulate output. It is synthesized on Altera (TM) Stratix III FPGAs and provides better performance compared to conventional pipelined carry-propagate multiply-accumulate units.